Рада ухвалила закон про мобілізацію: що змінюється для українців
Долар 41.54 ₴ (+0.12), євро 44.98 ₴ (-0.05)
Кременчук: +18°C, ясно. Увечері до +12°C.
День працівників соціальної сфери. Всесвітній день сміху.
Сьогодні святкують: Максим, Віктор, Тамара
Овен: Хороший день для нових починань. Зірки сприяють ініціативі.
2004 — Кіпр, Чехія та 8 інших країн вступили до Євросоюзу
Паливо знову подорожчало: А-95 переступив психологічну межу
Apple iPhone 17 Air: все що відомо про найтоншу модель
MIT запропонував спосіб "надбудовувати" транзистори та пам'ять без перегріву існуючих схем: аморфний оксид індію росте за 150 °C, а фероїлектричні осередки в 20 нанометрів перемикаються за 10 наносекунд і потребують нижчої напруги.
MIT запропонував спосіб зменшити енергетичні втрати у сучасних мікросхемах – замість рознесених блоків обчислень і пам'яті дослідники будують їх в один вертикальний стек на тому ж кристалі. Активні компоненти переносять на бек-енд, тож дані долають коротший шлях і витрачають менше електроенергії. Ключ – аморфний оксид індію, який можна "вирощувати" на готових схемах за приблизно 150 градусів Цельсія без пошкодження шару знизу. Результат – мініатюрні транзистори з інтегрованою пам'яттю, що працюють швидше та споживають менше.
Команда створила платформу, яка дозволяє розташовувати транзистори та елементи пам'яті в одному компактному стеку на CMOS-чіпі. Замість традиційного нарощування на "фронт-енді" (де висока температура руйнує нижні шари), нові пристрої формують у бек-енді, де задіяні нижчі температури. Такий підхід скорочує відстань для передачі даних між логікою й пам'яттю та зменшує втрати на міжз'єднаннях.
Дослідники також продемонстрували транзистори з вбудованою фероїлектричною пам'яттю на основі оксиду гафнію-цирконію, а їхні показники продуктивності вже впираються в межі вимірювальних приладів.
Потужні моделі – від генеративного ШІ до комп'ютерного зору – вимагають колосальних обсягів обчислень і пам'яті, а отже, енергії. Коли логіка і пам'ять рознесені, дані постійно "курсують" між блоками – це зайві витрати електрики та затримки. Вертикальна інтеграція на бек-енді зменшує цей "трафік", підвищує швидкодію та дозволяє масштабувати системи, не множачи споживання енергії настільки швидко.
Для операторів датацентрів це потенційно означає нижчі витрати на живлення й охолодження, а для розробників – більше обчислень на ват.
Основа підходу – аморфний оксид індію як активний канал транзистора. Його тонку, приблизно 2-нанометрову плівку вирощують просто над існуючими схемами за близько 150 градусів Цельсія. Це суттєво нижче температур, які традиційно потрібні на фронт-енді, тож нижні транзистори залишаються неушкодженими.
Команда оптимізувала процес так, щоб кількість дефектів – зокрема кисневих вакансій – була строго контрольованою: їх достатньо для вмикання транзистора, але не настільки багато, щоб деградувала робота. На цій основі створили пам'ять на фероїлектричному HfZrO, вмонтовану в бек-енд транзистори.
Провідний автор – Яньцзе Шао, постдок у MIT. Старші співавтори – Хесус дель Аламо (професор, MIT EECS) та Дімітрі Антоніадіс (професор, MIT EECS). До роботи долучилися дослідники з Університету Ватерлоо та Samsung Electronics.
Результати представлено у двох статтях (одна – запрошена) на IEEE International Electron Devices Meeting. Підтримка – від Semiconductor Research Corporation (SRC) та Intel. Виготовлення здійснено в MIT Microsystems Technology Laboratories та MIT.nano.
Разом з Університетом Ватерлоо команда створила модель продуктивності бек-енд транзисторів. Це необхідний крок перед інтеграцією у більші мікросхеми та системи, адже дозволяє прогнозувати поведінку елементів у реальних умовах та коригувати дизайн на етапі проєктування.
"We have to minimize the amount of energy we use for AI and other data-centric computation in the future because it is simply not sustainable. We will need new technology like this integration platform to continue that progress," – Yanjie Shao, MIT.
"Now, we can build a platform of versatile electronics on the back end of a chip that enable us to achieve high energy efficiency and many different functionalities in very small devices. We have a good device architecture and material to work with, but we need to keep innovating to uncover the ultimate performance limits," – Yanjie Shao, MIT.
Перехід до багатошарової інтеграції без високотемпературних процесів відкриває шлях до щільніших і гнучкіших систем-на-кристалі. Виграють застосунки, де критичні затримки та енергоспоживання: від мобільних пристроїв до серверів для навчання нейромереж. Якщо технологію масштабують, виробники зможуть поєднувати обчислення і пам'ять на одному рівні, уникаючи плати за "дорогу туди-назад" даних.
Крім того, платформа створює полігон для дослідження фізики окремих фероїлектричних осередків – це шанс пришвидшити появу нових типів пам'яті та енергоефективних прискорювачів для ШІ.
Команда планує інтегрувати бек-енд пам'ять і транзистори в єдиній схемі та підвищувати швидкодію пристроїв. Окрема мета – точніше керувати властивостями фероїлектричного HfZrO, щоб підлаштовувати їх під конкретні застосування. Моделювання й вимірювання на більш складних макетах мають показати, як елементи поводяться у реальних системах.
MIT демонструє, що перенесення активних елементів на бек-енд – це не лише про компонування, а про фундаментальну економію енергії. Коли логіка і пам'ять опиняються поруч, дані рухаються швидше, а обчислення стають ощаднішими. Для читачів це означає перспективу більш автономних, холодніших і довговічніших гаджетів – і датацентрів, які витрачають менше на кожну операцію.
Без спаму. Лише топ-матеріали Gosta. Відписатись в один клік.