MIT перевинаходить енергоефективну електроніку: транзистори й пам’ять на одному кристалі – чи підтримає це бум генеративного ШІ?

MIT запропонував спосіб зменшити енергетичні втрати у сучасних мікросхемах – замість рознесених блоків обчислень і пам'яті дослідники будують їх в один вертикальний стек на тому ж кристалі. Активні компоненти переносять на бек-енд, тож дані долають коротший шлях і витрачають менше електроенергії. Ключ – аморфний оксид індію, який можна "вирощувати" на готових схемах за приблизно 150 градусів Цельсія без пошкодження шару знизу. Результат – мініатюрні транзистори з інтегрованою пам'яттю, що працюють швидше та споживають менше.

Що саме зробили в MIT

Команда створила платформу, яка дозволяє розташовувати транзистори та елементи пам'яті в одному компактному стеку на CMOS-чіпі. Замість традиційного нарощування на "фронт-енді" (де висока температура руйнує нижні шари), нові пристрої формують у бек-енді, де задіяні нижчі температури. Такий підхід скорочує відстань для передачі даних між логікою й пам'яттю та зменшує втрати на міжз'єднаннях.

Дослідники також продемонстрували транзистори з вбудованою фероїлектричною пам'яттю на основі оксиду гафнію-цирконію, а їхні показники продуктивності вже впираються в межі вимірювальних приладів.

Чому це важливо для ШІ та датацентрів

Потужні моделі – від генеративного ШІ до комп'ютерного зору – вимагають колосальних обсягів обчислень і пам'яті, а отже, енергії. Коли логіка і пам'ять рознесені, дані постійно "курсують" між блоками – це зайві витрати електрики та затримки. Вертикальна інтеграція на бек-енді зменшує цей "трафік", підвищує швидкодію та дозволяє масштабувати системи, не множачи споживання енергії настільки швидко.

Для операторів датацентрів це потенційно означає нижчі витрати на живлення й охолодження, а для розробників – більше обчислень на ват.

Матеріали і процес: як уникнули перегріву

Основа підходу – аморфний оксид індію як активний канал транзистора. Його тонку, приблизно 2-нанометрову плівку вирощують просто над існуючими схемами за близько 150 градусів Цельсія. Це суттєво нижче температур, які традиційно потрібні на фронт-енді, тож нижні транзистори залишаються неушкодженими.

Команда оптимізувала процес так, щоб кількість дефектів – зокрема кисневих вакансій – була строго контрольованою: їх достатньо для вмикання транзистора, але не настільки багато, щоб деградувала робота. На цій основі створили пам'ять на фероїлектричному HfZrO, вмонтовану в бек-енд транзистори.

Числа і факти

• Товщина каналу: близько 2 нанометрів (аморфний оксид індію).
• Розмір осередку пам'яті: приблизно 20 нанометрів.
• Швидкість перемикання: 10 наносекунд – на межі можливостей вимірювальних інструментів команди.
• Робочі температури процесу: орієнтовно 150 градусів Цельсія для вирощування матеріалу на бек-енді.
• Енергоспоживання: нижча напруга керування порівняно з подібними пристроями, тобто менша витрата електроенергії (за результатами команди).

Хто стоїть за розробкою

Провідний автор – Яньцзе Шао, постдок у MIT. Старші співавтори – Хесус дель Аламо (професор, MIT EECS) та Дімітрі Антоніадіс (професор, MIT EECS). До роботи долучилися дослідники з Університету Ватерлоо та Samsung Electronics.

Результати представлено у двох статтях (одна – запрошена) на IEEE International Electron Devices Meeting. Підтримка – від Semiconductor Research Corporation (SRC) та Intel. Виготовлення здійснено в MIT Microsystems Technology Laboratories та MIT.nano.

Модель і валідація

Разом з Університетом Ватерлоо команда створила модель продуктивності бек-енд транзисторів. Це необхідний крок перед інтеграцією у більші мікросхеми та системи, адже дозволяє прогнозувати поведінку елементів у реальних умовах та коригувати дизайн на етапі проєктування.

Пряма мова

Що це означає для ринку

Перехід до багатошарової інтеграції без високотемпературних процесів відкриває шлях до щільніших і гнучкіших систем-на-кристалі. Виграють застосунки, де критичні затримки та енергоспоживання: від мобільних пристроїв до серверів для навчання нейромереж. Якщо технологію масштабують, виробники зможуть поєднувати обчислення і пам'ять на одному рівні, уникаючи плати за "дорогу туди-назад" даних.

Крім того, платформа створює полігон для дослідження фізики окремих фероїлектричних осередків – це шанс пришвидшити появу нових типів пам'яті та енергоефективних прискорювачів для ШІ.

Що далі

Команда планує інтегрувати бек-енд пам'ять і транзистори в єдиній схемі та підвищувати швидкодію пристроїв. Окрема мета – точніше керувати властивостями фероїлектричного HfZrO, щоб підлаштовувати їх під конкретні застосування. Моделювання й вимірювання на більш складних макетах мають показати, як елементи поводяться у реальних системах.

Короткий підсумок – менше відстані, більше ефективності

MIT демонструє, що перенесення активних елементів на бек-енд – це не лише про компонування, а про фундаментальну економію енергії. Коли логіка і пам'ять опиняються поруч, дані рухаються швидше, а обчислення стають ощаднішими. Для читачів це означає перспективу більш автономних, холодніших і довговічніших гаджетів – і датацентрів, які витрачають менше на кожну операцію.